طراحی و پیاده سازی یک الگوریتم برنامه پذیر برای بازیابی فرکانس حامل با خطای فاز کم
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه تربیت مدرس
- نویسنده بابک برنوش
- استاد راهنما عبدالرضا نبوی
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1389
چکیده
در این رساله یک روش ساده و کارآمد الگوریتمی برای کاهش خطای فاز در حلقه های بازیابی فرکانس حامل که برای مدولاسیون مرتبه بالای qam (حداکثر 256-qam) استفاده می شوند ارائه شده است. روش پیشنهادی با بالاسری کم سخت افزاری و مستقل از مرتبه مدولاسیون، برای کاهش خطای فاز محدوده وسیعی از حلقه های بازیابی فرکانس حامل مناسب است. روش پیشنهادی برای کاهش فاز یک حلقه بازیابی فرکانس حامل که از روش توان چهارم برای تخمین فاز استفاده می کند به کار گرفته شده است. از آنجا که این حلقه، یکی از ساده ترین الگوریتمهای بازیابی فرکانس حامل محسوب می شود افزایش قابلیت آن برای پشتیبانی از مدولاسیونهای مرتبه بالای qam، کارآیی روش پیشنهادی را به نمایش می گذارد. در ادامه حلقه پیشنهادی مورد تحلیل قرار گرفته است و روابط کاملی برای برآورد کیفیت بازیابی فرکانس حامل از نقطه نظرهای مختلف (مانند خطای فاز، حداکثر خطای فرکانس قابل تحمل و حداکثر تغییرات فرکانسی قابل تحمل) ارائه شده است. نتایج تحلیلها و شبیه سازیها بهبود خطای فاز به اندازه حداقل 30db را برای حلقه پیشنهادی نسبت به حلقه سنتی نمایش می دهد. شبیه سازیهای بعدی نشان می دهند که این بهبود منجر به افزایش بهره پردازشی سیستم به میزان 3db و 6db برای مدولاسیونهای 64-qam و 256-qam می شود. شبیه سازیهای حوزه فرکانس نیز رسیدن به خطای فاز -110dbc/hz را در فاصله 10khz از فرکانس اصلی اثبات می کنند. روش پیشنهادی با کاهش قابل توجه خطای فاز حلقه بازیابی فرکانس حامل، امکان استفاده از مدولاسیونهای مرتبه بالاتر که باعث افزایش ظرفیت سیستم مخابراتی در پهنای باند ثابت می شوند را به طراح می دهد. از طرفی قابلیت پشتیبانی روش پیشنهادی از مرتبه های مختلف مدولاسیون qam به همراه استفاده از روشهای شبه نرم افزاری (الگوریتمی)، این روش را برای استفاده در رادیوی نرم افزاری در سطح sdr مناسب می کند.
منابع مشابه
طراحی یک آشکارساز مجتمع فاز-فرکانس با توان و تاخیر بهینه، با استفاده از الگوریتم بهینه سازی ازدحام ذرات
چکیده: کاربرد وسیع حلقههای قفل شونده فاز در انواع مدارهای مخابراتی و الکترونیکی و چند منظوره بودن این مدارها، سبب شده است که طراحی بهینه آنها مورد توجه پژوهشگران قرار گیرد. بی تردید توان مصرفی پایین و تاخیر کمتر از مهمترین اهدافی است که در طراحی حلقههای قفل شونده فاز به آن پرداخته میشود. در این تحقیق، فرآیند طراحی و بهینهسازی عملکرد حلقه های قفل شونده فاز در سطح مدارهای مجتمع، با استفاده ...
متن کاملطراحی یک آشکارساز مجتمع فاز-فرکانس با توان و تاخیر بهینه، با استفاده از الگوریتم بهینهسازی ازدحام ذرات
چکیده: کاربرد وسیع حلقههای قفل شونده فاز در انواع مدارهای مخابراتی و الکترونیکی و چند منظوره بودن این مدارها، سبب شده است که طراحی بهینه آنها مورد توجه پژوهشگران قرار گیرد. بی تردید توان مصرفی پایین و تاخیر کمتر از مهمترین اهدافی است که در طراحی حلقههای قفل شونده فاز به آن پرداخته میشود. در این تحقیق، فرآیند طراحی و بهینهسازی عملکرد حلقههای قفل شونده فاز در سطح مدارهای مجتمع، با استفاده ...
متن کاملطراحی و پیاده سازی یک رگولاتور ولتاژ با افت کم و خروجی تثبیت شده با استفاده از راهکار تغذیه بدنه
در این مقاله، طراحی و پیاده سازی رگولاتورهای ولتاژ با افت کم و تغییرات خروجی بسیار کوچک را با استفاده از راهکارهای نوینی به انجام رسانیده ایم. در ساختار مداری رگولاتور، برای اولین بار از دو راهکار تغذیه بدنه و استفاده از مرجع ولتاژ متغیر استفاده شده است. تغذیه اثر بدنه، با هدف افزایش هر چه بیشتر بهره حلقه رگولاسیون و استفاده از مرجع ولتاژ متغیر، با هدف تثبیت بیشتر ولتاژ خروجی و افزایش نسبت حذف...
متن کاملطراحی و پیاده سازی یک رگولاتور ولتاژ با افت کم و خروجی تثبیت شده با استفاده از راهکار تغذیه بدنه
در این مقاله، طراحی و پیاده سازی رگولاتورهای ولتاژ با افت کم و تغییرات خروجی بسیار کوچک را با استفاده از راهکارهای نوینی به انجام رسانیده ایم. در ساختار مداری رگولاتور، برای اولین بار از دو راهکار تغذیه بدنه و استفاده از مرجع ولتاژ متغیر استفاده شده است. تغذیه اثر بدنه، با هدف افزایش هر چه بیشتر بهره حلقه رگولاسیون و استفاده از مرجع ولتاژ متغیر، با هدف تثبیت بیشتر ولتاژ خروجی و افزایش نسبت حذف...
متن کاملطراحی و پیاده سازی یک مدل GIS مبنا برای برنامه ریزی اسکان موقت در مدیریت بحران زلزله شهر بابل
برنامهریزیاسکان موقت زلزله باهدفکاهش آسیبهای ثانویه زمینلرزههموارهیکیازدغدغههایاصلیبرنامه</stron...
متن کاملطراحی و سنتز یک پردازنده جانبی به منظور مرتب سازی اطلاعات با استفاده از حافظه داخلی آرایههای برنامه پذیر
مرتب سازی دادهها یکی از مسائل مهم در هنگام پردازش اطلاعات دیجیتال میباشد. بسته به نحوه پیاده سازی مرتب کننده، معمولاً سه پارامتر سرعت، سطح اشغالی بر روی تراشه و توان مصرفی از اهمیت ویژه برخوردار هستند. وقتی مرتب کننده بر روی آرایههای منظقی برنامهپذیر (FPGA) پیاده سازی شود، از آنجا که این بلوک به عنوان یک پردازشگر جانبی در کنار سایر بلوکهای افزاری قرار میگیرد، تعداد CLBهای اشغال شده پارامت...
متن کاملمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه تربیت مدرس
کلمات کلیدی
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023